確率的シミュレーテッドアニーリングのメモリ効率に優れたFPGA実装

要約

組み合わせ最適化問題を解くための手法であるシミュレーテッドアニーリング（SA）に対し、従来の確率的SA（SSA）よりもメモリ効率を大幅に改善したハードウェア指向SSA（HA-SSA）を提案した研究です。FPGA実装において、計算速度を維持しつつ従来比で最大6倍のメモリ効率と、最大114倍の収束速度を達成しました。

全文は有料プランで閲覧できます。